初めてVerilog HDLを学習したいエンジニアの方に最適な入門書です。実践的な内容の記述例も豊富にあり、テストベンチの記述についても要点がわかりやすく書かれています。

Ｖｅｒｉｌｏｇ　ＨＤＬやＶＨＤＬによる設計はもはや日常となり、ＨＤＬに代わると言われるＣ言語ベースの設計例も報告されるようになってきました。本書の初版もＶｅｒｉｌｏｇ　ＨＤＬによる設計のための入門書として多くの読者に支持されてきました。本書の内容は、Ｖｅｒｉｌｏｇ　ＨＤＬによる設計のれい明期に著者が会得した内容を整理し、１冊にまとめたものです。著者の主な業務が、設計から（広義の）コンサルティングに変わり、多くの設計事例や記述例を見るに至り、本書の内容にひとりよがりで思い込みの部分が少なからず目に付いてきました。そこで、半導体理工学研究センター（ＳＴＡＲＣ）が策定した「設計スタイルガイド」に準拠して、本書の記述例や解説を見直しました。